如何針(zhēn)對性地避免PCB電磁問題

????随着時代的發展，科技的進步，電路闆設計和元器件封(fēng)裝不斷縮小，OEM也要求(qiú)更高速系統，電磁兼(jiān)容性(xìng)（EMC）及電磁幹擾（EMI）成為 PCB 布局和設計(jì)工程師工作上常(cháng)遇到的(de)難題。為避(bì)免在PCB設計過程中出現電磁幹擾問題，業内人(rén)士給出如下七個針對性建議。

????一直以來，電磁(cí)兼容性（EMC）及關聯的電磁幹擾（EMI）都(dōu)需要系統設計(jì)工程師格外的認真，因為電磁能來自多個源(yuán)頭，它們混合在一起，因此必須(xū)特别小心，确(què)保不同的電路、走線、過孔和PCB材料協同工(gōng)作時，各(gè)種信号兼(jiān)容且不會(huì)相互幹擾(rǎo)。另外，EMI是由EMC或不想要(yào)的電磁能(néng)産生(shēng)的(de)一種破壞性(xìng)影(yǐng)響。在這種電磁環境下，PCB設計人員(yuán)必須(xū)确保減少電磁能的産生，使幹(gàn)擾大幅降低。

以下是避免在PCB設(shè)計中出現電磁問題的7個(gè)技巧：

???? 技巧(qiǎo)1 ：降低(dī)EMI的一個重要途徑是設計PCB接地層。第一步是使PCB電路(lù)闆總面積内的接地面積盡可能大，這樣可以減少(shǎo)發射(shè)、串擾和噪聲。将(jiāng)每(měi)個元器件連接到接地點或接地層時必須特别(bié)小心，如(rú)果不這樣做，就(jiù)不能充分利用可靠的接地層的中和(hé)效果。一個特别(bié)複雜的PCB設計有(yǒu)幾個穩定的電壓。理想情況下，每個參考電壓都有自己對應的接地層。但是，如果接(jiē)地層太(tài)多會增加PCB的制造成本，使價格過高。折衷的辦法是在三到五個不同的位置分别使(shǐ)用接地層，每一個接地層可(kě)包含多個接地部分(fèn)。這樣不僅控制了電(diàn)路闆的制造成本，同(tóng)時也(yě)降低了EMI和EMC。如果(guǒ)想(xiǎng)使(shǐ)EMC達到至小，低阻抗接地系統十分重要。在多層PCB中，較好有一個可靠的接地層，而不是一個銅平衡(héng)塊（copper thieving）或散亂的接地層(céng)，因為它具有低(dī)阻抗(kàng)，可提供電流通路，是(shì)比較好的反向信(xìn)号(hào)源。

圖1：為解決多層PCB中的EMC問題，建議添加有一個可靠(kào)的接地層，而不是銅平衡塊(kuài)（copper thieving）或散亂的接地層。

????信号(hào)返回地面的時(shí)長也非常重要。信号往返于信号源的時間必須相當(dāng)，否則會産生類似(sì)天線的現象，使輻射的能量成為EMI的一部分。 同樣，向/從信号源傳輸電流的走(zǒu)線應盡可能短，如果(guǒ)源路徑和返回路徑(jìng)的(de)長度不相等，則會産生(shēng)接地反彈，這也(yě)會産生(shēng)EMI。

圖2：如果(guǒ)信号進出信号(hào)源的時間不同步，則會産生類(lèi)似天線的現象，從而輻射能量(liàng)，引起(qǐ)EMI。

技巧2 ：由于EMI不同(tóng)，一個很好的EMC設計規(guī)則是将模拟電路和數字電路分開(kāi)。模拟電路的安培數較高或者說電(diàn)流較大，應遠離高速走線或開(kāi)關信号。如果可能的話，應使用接地信号(hào)保護它們。在多層PCB上，模拟走線的布線應在(zài)一個接地層上，而開關走線或高速走線應在(zài)另一個接地層。因(yīn)此，不同特性的信号就分開了。有時(shí)可以用一個低通(tōng)濾波器來消除與周圍走線耦合的高(gāo)頻噪聲。濾波器可以有效降低噪(zào)聲，返回(huí)穩定的電流。将模拟信号和數字信号的接地(dì)層分開很(hěn)重(zhòng)要。由于(yú)模拟電路和數(shù)字電路有各自獨特的特性，将(jiāng)它們分開至關重要。數字信号應該(gāi)有數(shù)字接地，模拟信号應該終止于于模拟接地。在數字電路設計中，有經驗的PCB布局和設計工程師會特别注意(yì)高速(sù)信号和時鐘。在高速情(qíng)況(kuàng)下，信号和時鐘應盡可能短并鄰近接地(dì)層，因為如前所述，接地層可使串擾(rǎo)、噪聲和輻射(shè)保持在可控(kòng)制的範圍。數字信号也應遠(yuǎn)離電源平面。如果距離很近，就會産生噪聲(shēng)或感應，從而削弱信号。

技巧3 ：走(zǒu)線對确保(bǎo)電流的正常流動特别重要。如果電流來(lái)自振蕩器(qì)或其它類似設(shè)備，那麼(me)讓(ràng)電流與接地層分開，或者不(bú)讓電流(liú)與另一條走線并行，尤其重要。 兩個(gè)并行的高速信号會(huì)産生(shēng)EMC和EMI，特别是串擾。必須縮短電阻路(lù)徑，返回電流(liú)路徑(jìng)也盡可能短。返回路徑走線的(de)長度應與發送走線的長度相同。對于EMI，一(yī)條叫做“侵犯走線”，另一條(tiáo)則是(shì)“受害走線”。電(diàn)感和電容耦合會因為電磁場的存在而影響“受害”走線，從而在“受害走線”上産(chǎn)生正向和反向電流。這樣的話(huà)，在信号的發送長度和接(jiē)收長度幾乎相等的穩定(dìng)環境(jìng)中就會産生紋波(bō)。在一個平衡良好(hǎo)、走線穩定(dìng)的環境(jìng)中，感應電流應相互抵消，從而消除串擾。但是(shì)，我們身處不完美(měi)的世界，這(zhè)樣的事不會發生。因此，我們的(de)目(mù)标是(shì)必須将所有走線的串擾保持(chí)在小量水平。如果使并行走線之間的寬度為走線寬度的兩倍，則串擾的影響可有效降(jiàng)低。例如，如果走線寬度為5密耳，則兩條并行走線之間的距離應為10密耳(ěr)或更大。随着新材料和新(xīn)的元器件不斷出現，PCB設計人員還必須繼續(xù)應(yīng)對電磁兼容性和幹(gàn)擾問題。

技巧4： 去(qù)耦電容可減少(shǎo)串擾的不良影響，它們應位于設備的電源引腳和接地引腳之間(jiān)，這樣可以确保(bǎo)交(jiāo)流阻抗(kàng)較低，減少噪聲(shēng)和(hé)串擾。為了在寬頻率範圍内實現低(dī)阻抗，應使用多個(gè)去耦電容。放置去耦電容的一個重要原則是(shì)，電容值比較(jiào)小的zhaung電(diàn)容器要盡可能靠近(jìn)設備，以減少對走線産生電(diàn)感影響。這一特定的電容器盡可能(néng)靠近設備的電源(yuán)引腳或電源走線(xiàn)，并将電容(róng)器的焊盤直接連到過孔或接地層。如果走線較長，請(qǐng)使用多個過孔，使接(jiē)地阻抗降低。

技巧5 ：為降低EMI，應避免走線、過孔及其它元器件形成(chéng)90°角，因(yīn)為直角會産生輻射。在該角處電容會增加，特性阻抗也會(huì)發生變化，導緻反射，繼而引起(qǐ)EMI。 要避免90°角，走線應至(zhì)少以兩個45°角布線到拐角處。

技巧6 ：在(zài)大多數PCB布(bù)局中(zhōng)，都必須使用過(guò)孔(kǒng)在不同層之間提供導(dǎo)電連接。PCB布局工(gōng)程師需特别小(xiǎo)心，因(yīn)為過孔(kǒng)會産生電感和電(diàn)容。在(zài)某些情況下，它們還(hái)會産生反射，因為在走線中制作過孔時，特性阻抗(kàng)會發生變化。同樣要記住(zhù)的是(shì)，過孔(kǒng)會增加走線長度(dù)，需要進(jìn)行匹配。如(rú)果是差分走線，應盡可能避免過孔。如果不(bú)能避免(miǎn)，則應在兩條走(zǒu)線中都使用過孔，以補償信号和返回路(lù)徑中的延遲。

技巧7： 承載數字電路和(hé)模拟電流(liú)的電(diàn)纜會産生寄生電容(róng)和電感，引起很多EMC相關問題。如果使用雙絞線電纜，則會保持較低的耦(ǒu)合水(shuǐ)平，消除産生的磁場。對于高頻信号，必須使用屏蔽電纜，其正面和背面(miàn)均接地，消(xiāo)除(chú)EMI幹擾。物理屏蔽是用金屬封裝包住(zhù)整個或部分系統(tǒng)，防止(zhǐ)EMI進入PCB電路。這種屏蔽(bì)就像是封閉的接地導電容器，可減小天(tiān)線環路尺寸并吸收EMI。

作者：EDA365電子論壇

• 上一個：PCB設(shè)計常見誤區
• 下一個：PCB與PCBA的内(nèi)涵、區别及差異