直角/差分/蛇形，三種特(tè)殊的PCB走線技巧

布線（Layout）是PCB設計工(gōng)程師最(zuì)基本的工作技能之一。走線的好壞将直接影響到整個系統的性能，大(dà)多數高速的設計理論也要最終經(jīng)過Layout得(dé)以實現并驗證，由此可見，布線在(zài)高速PCB設計中是至關重要的。下面将針對實際布線(xiàn)中可能遇(yù)到的一些情況(kuàng)，分析其合理性，并給出一些比(bǐ)較優化的走線策略。

?

主要從直角走線，差分走線，蛇形線等三個方面來闡述。

?

1．直角走線

直角走線一般是PCB布線中要求盡量避免(miǎn)的情(qíng)況，也幾乎成為衡(héng)量布線好壞的标準之一，那麼直角走線究竟會(huì)對信号傳輸産生多大的影響呢？從原理上說，直角(jiǎo)走線會使傳輸(shū)線的線寬發生變化，造成阻抗的(de)不連續。其實不光是直角走(zǒu)線，頓角，銳角走線都(dōu)可能會造成阻抗變化的情況(kuàng)。

?

直角走線(xiàn)的對信号的影響就是主要體現在三個方面：

一是拐角可以等效為傳輸線上的容性負載，減(jiǎn)緩上升時間；
二是阻(zǔ)抗不連(lián)續會造成信号的反(fǎn)射；
三是直角尖端産生的EMI。

?

傳輸線的直角帶來的寄生電容可以由下面這個經驗(yàn)公式來計算：

?

C=61W(Er)1/2/Z0

在上(shàng)式(shì)中，C就是指拐角的等(děng)效電容（單位：pF），W指走線(xiàn)的寬度（單位：inch），εr指介質的介(jiè)電常數，Z0就是傳(chuán)輸線的特征阻抗。舉個例子，對(duì)于一個4Mils的50歐姆傳輸線（εr為4.3）來說(shuō)，一個直角帶來的電容(róng)量大概為0.0101pF，進而可以估算由此(cǐ)引(yǐn)起的上升時間變化量：

T10-90%=2.2*C*Z0/2=2.2*0.0101*50/2=0.556ps

通(tōng)過計算可以(yǐ)看出，直角走線帶(dài)來的電容效應是極其(qí)微小的。

?

由于直角走線的(de)線寬增加，該處的(de)阻抗将減小，于是會産生(shēng)一定的信号反射現象，我們可以根據傳輸線章節(jiē)中提到的阻抗計算公式來算(suàn)出線寬增加後(hòu)的(de)等效(xiào)阻抗，然後根(gēn)據經(jīng)驗公式計算反射系(xì)數：

ρ=(Zs-Z0)/(Zs+Z0)

一(yī)般直角走線導緻的阻抗變(biàn)化在7%-20%之(zhī)間，因而反射系數最大為0.1左右。而且，從下圖可以看到，在W/2線長的時間内傳輸線阻抗變化(huà)到最小，再經(jīng)過W/2時間又恢複到正常的阻抗，整個發生阻抗變化的時間(jiān)極短，往往在10ps之内，這樣快而且微小的變化對一般的信号傳輸來說幾乎是可以忽略的。

很多人對直角走線都有這樣的理解，認為尖(jiān)端容易發射或接收電磁波，産生EMI，這也成(chéng)為許多人認為不能直角走線(xiàn)的理由之一。然而很多實際測試的結果顯示，直角(jiǎo)走線并不會比直線産生很明顯的EMI。也許目前的儀器性能，測試水平制約了測試的精确性，但至少說明了一個問題，直角(jiǎo)走線的輻(fú)射已經小于儀(yí)器本身的測量誤差。

?

總的(de)說來，直角走線并不(bú)是想象中(zhōng)的那麼可怕。至少在GHz以下的應(yīng)用中，其(qí)産生的任何諸如電容，反射，EMI等效應在TDR測試中(zhōng)幾乎體現不出來(lái)，高速PCB設計(jì)工程師的(de)重點還(hái)是(shì)應該放在布局，電(diàn)源/地設(shè)計，走線設計，過孔等(děng)其他方面。當然，盡管直角走線(xiàn)帶來(lái)的影響(xiǎng)不是很嚴重，但并不是說我們以(yǐ)後都可以走直角線(xiàn)，注意細節是每個優秀工程師必備(bèi)的基本素質，而且，随着數(shù)字電路的飛速發展，PCB工程師處理的信号頻率(lǜ)也會(huì)不斷提高，到10GHz以(yǐ)上的RF設計領域，這些小小的直角都可能成為高速問題的重點對象。

?

2．差分走(zǒu)線

差分信号（DifferentialSignal）在高速電路設計(jì)中的應用越來(lái)越廣泛，電路中最關鍵的信号往往都要采用差(chà)分結構(gòu)設計，什麼另(lìng)它這麼倍受青睐呢？在PCB設(shè)計中又如何能保證其(qí)良好的性能呢？帶着這(zhè)兩個問(wèn)題，我們進行下一部分的讨論。

何為差分(fèn)信号？通俗地說，就是驅動端發送兩個等值、反(fǎn)相的信号(hào)，接收端通過比(bǐ)較這兩個電壓的差(chà)值來判斷邏輯狀态(tài)"0"還是"1"。而承載差分信号的那一對(duì)走線就(jiù)稱(chēng)為差分走線。

?

差分信号和普通的單端(duān)信号走線相比，最(zuì)明(míng)顯的優勢體現在以(yǐ)下三個方面(miàn)：

a.抗幹擾(rǎo)能力(lì)強，因為兩根差分走線之間的耦合很好，當外(wài)界存在噪(zào)聲幹擾時，幾乎是同時被耦合到兩(liǎng)條線(xiàn)上，而接收端關(guān)心的隻是兩信号的差值(zhí)，所以外界的共模噪(zào)聲可以被完全抵消。

b.能有效(xiào)抑制EMI，同樣(yàng)的(de)道理，由于兩根信号(hào)的極性相反，他們對(duì)外輻射的(de)電磁場可以相互(hù)抵(dǐ)消，耦合的越緊密，洩放到外界的(de)電磁能量越少。

c.時序定位精确，由于(yú)差分信号的開關變化是位于兩(liǎng)個信号的交點，而不像(xiàng)普通單端信号依靠高(gāo)低兩(liǎng)個阈值電壓判斷，因(yīn)而受工藝(yì)，溫度的(de)影響小，能降低時序上的誤差，同時(shí)也更适合于低幅(fú)度信号的電路。目前(qián)流行的LVDS（lowvoltagedifferentialsignaling）就是指這種小振幅差(chà)分信号技術。

?

對(duì)于PCB工程師來說，最關注的還是如何(hé)确保在實際走線中能完全發揮差分走線的這些優勢。也許隻要是接觸過Layout的人都會了(le)解差分走線的一般要求，那就是"等長(zhǎng)、等距"。等長是為了保證兩個差分信号時刻保持相(xiàng)反極性，減少共模(mó)分量；等距則主要(yào)是為了保證兩者差分阻抗(kàng)一緻，減少反射。"盡量靠近(jìn)原則"有時候也是差分走線(xiàn)的要求之一。但所有這些規則都不是(shì)用來生搬硬套的，不少(shǎo)工程師似乎還不了解高速差分信号傳輸的本質。

• 上一個：V-SN808是VCP鍍銅錫工藝最好的光亮劑
• 下一個：清明節要怎麼過？你準(zhǔn)備好了嗎？