如何針對(Dui)性地避免PCB電磁[Ci]問題[Ti]

????随着時代的發[Fa]展，科技的進步，電路闆設計和元器件封裝不斷(Duan)縮小，OEM也要求[Qiu]更[Geng]高速系統，電(Dian)磁兼(Jian)容性[Xing]（EMC）及電磁幹擾[Rao]（EMI）成為 PCB 布(Bu)局和設計工程[Cheng]師[Shi]工作上常遇(Yu)到的難題。為避(Bi)免在PCB設計[Ji]過程[Cheng]中出現(Xian)電磁幹[Gan]擾問題，業内人(Ren)士[Shi]給[Gei]出如下七個針對性(Xing)建議。

????一直以來[Lai]，電磁兼容性（EMC）及關聯的電磁幹擾（EMI）都需要系統設計(Ji)工程(Cheng)師格外的認真，因為[Wei]電磁能來自多個源頭，它(Ta)們混合在[Zai]一[Yi]起，因此必須(Xu)特别小心，确保不同的電路、走(Zou)線、過孔和(He)PCB材料協同工作時，各種信号兼容且(Qie)不會相互幹(Gan)擾。另外，EMI是由(You)EMC或不[Bu]想要的電磁能産生的一種破壞性[Xing]影響。在這(Zhe)種電磁環境下，PCB設計人員必須确保減少電(Dian)磁(Ci)能的[De]産生，使幹[Gan]擾[Rao]大幅降低。

以下是避免在[Zai]PCB設計中出現電磁問題的[De]7個技巧：

???? 技巧1 ：降低(Di)EMI的一個重要途徑(Jing)是設計PCB接地層。第一步(Bu)是使PCB電路闆總面積内的接地面積盡可能(Neng)大，這樣可以[Yi]減少發射、串擾和噪聲。将每[Mei]個(Ge)元器件連接到接地點或接地層[Ceng]時必須特别[Bie]小心，如果不這樣做，就不[Bu]能充分利用可[Ke]靠的[De]接地(Di)層的中(Zhong)和[He]效果。一個特别[Bie]複雜的PCB設計有[You]幾個穩定的電壓。理想情況下，每個[Ge]參(Can)考電壓都有自己對應的接地層。但是，如果[Guo]接地(Di)層太多會增加PCB的制造[Zao]成本，使價格[Ge]過高(Gao)。折衷的辦(Ban)法是在三到五個不同的[De]位置(Zhi)分别使[Shi]用接地層，每一個接地層[Ceng]可[Ke]包含多個接地部分。這樣[Yang]不僅控制了電路闆的(De)制造成本，同時也[Ye]降低了EMI和EMC。如果想使(Shi)EMC達到至小，低阻[Zu]抗接地系統十[Shi]分重要。在多層[Ceng]PCB中，較好有一個可靠的接地層(Ceng)，而不是一個銅平衡塊（copper thieving）或散亂的接地(Di)層，因為(Wei)它具有低阻抗(Kang)，可提供電流通路，是比較好(Hao)的(De)反向信号(Hao)源。

圖1：為解決多層PCB中(Zhong)的EMC問題，建議添加有一個可[Ke]靠的接地層(Ceng)，而(Er)不是銅平衡塊（copper thieving）或[Huo]散亂的接地層。

????信号[Hao]返回地面的時(Shi)長也非常重要。信号往返于信号源的時間必(Bi)須相當，否則會産生類似(Si)天線的現象，使輻射(She)的能量成為EMI的[De]一部分。 同樣，向/從信号源傳[Chuan]輸(Shu)電流的走(Zou)線應盡可能短，如果[Guo]源路徑和[He]返回路徑的長度不(Bu)相等，則會産(Chan)生[Sheng]接地反彈，這也會産生EMI。

圖2：如果信号進出信号(Hao)源的時間不同步，則會産生類[Lei]似天線的(De)現象，從(Cong)而輻射能量[Liang]，引起EMI。

技巧2 ：由于[Yu]EMI不同[Tong]，一(Yi)個很好的EMC設計[Ji]規[Gui]則是将模拟電路和數字電路分開。模拟[Ni]電路的安[An]培數較高[Gao]或者[Zhe]說電(Dian)流較大，應[Ying]遠離高速走線或開(Kai)關信号。如果可能的話[Hua]，應(Ying)使用接地(Di)信号[Hao]保護它們。在多層PCB上，模拟走線[Xian]的布線應在一(Yi)個接地層上，而(Er)開關走線或高速走線應在(Zai)另一個接地層。因此，不同特性的(De)信[Xin]号就分開了。有時可以用一個低通(Tong)濾(Lü)波器來消(Xiao)除與周圍(Wei)走線耦合的高頻噪[Zao]聲。濾波器(Qi)可以有效(Xiao)降低[Di]噪聲，返回穩定(Ding)的電[Dian]流。将模拟信[Xin]号和(He)數字信(Xin)号的接地(Di)層分開很重要[Yao]。由(You)于[Yu]模拟電路和數(Shu)字電路有各自獨(Du)特的特[Te]性，将它們[Men]分開至關(Guan)重要。數字(Zi)信号應該有數(Shu)字接(Jie)地，模拟信号應該終止于于模[Mo]拟接地。在數字電路設計中，有(You)經驗的PCB布(Bu)局和設計工程師會特别注意高速(Su)信号和時鐘(Zhong)。在高速情況下，信号和時鐘應盡可能短并鄰近接地(Di)層，因為如前所述，接(Jie)地層可使串擾[Rao]、噪聲和輻射[She]保持在可控制的範圍。數字信号也應遠離電源平面。如果距離很近，就會(Hui)産生噪聲或感應，從[Cong]而削弱信号。

技巧[Qiao]3 ：走線對确保電流的正常流動特别重要。如果電流來自振蕩器或其它[Ta]類似設[She]備，那麼讓電流與接地層分(Fen)開，或者不讓電流[Liu]與另一條走線并行(Hang)，尤其重要[Yao]。 兩個并行的(De)高(Gao)速信号會(Hui)産生(Sheng)EMC和EMI，特别是串擾。必須縮短電阻路(Lu)徑，返回電流(Liu)路徑也盡可(Ke)能(Neng)短。返回路(Lu)徑走線的[De]長[Zhang]度應與[Yu]發送走線[Xian]的長度相同。對于EMI，一(Yi)條叫做“侵犯[Fan]走線”，另一條則是“受害走線”。電感和電(Dian)容耦合會因為電磁場的存在而(Er)影響(Xiang)“受害”走線，從[Cong]而在(Zai)“受害走[Zou]線”上産生正向和反向[Xiang]電流[Liu]。這樣的話(Hua)，在信号的[De]發(Fa)送長度[Du]和接收長(Zhang)度幾乎[Hu]相等的穩定[Ding]環境[Jing]中就會産生紋(Wen)波。在[Zai]一個平衡良好、走線穩定的環境(Jing)中，感應電流應相[Xiang]互抵消，從(Cong)而消除串擾。但是，我們身處不完美的世界，這[Zhe]樣的事不會發生。因此，我們的[De]目标是必須将[Jiang]所有走線的串擾保持在[Zai]小量水平。如果(Guo)使并[Bing]行走線之間的寬[Kuan]度[Du]為走線寬[Kuan]度的兩倍，則串擾的影響可有[You]效降(Jiang)低。例如，如果走[Zou]線[Xian]寬度為[Wei]5密耳，則兩[Liang]條并(Bing)行走線之間[Jian]的[De]距離應為10密耳(Er)或更[Geng]大。随着新材(Cai)料和新的元[Yuan]器件不斷出現[Xian]，PCB設計人(Ren)員還必[Bi]須繼續應對電磁兼容性和(He)幹擾問題。

技巧4： 去耦電容可減少[Shao]串擾的不良影響，它們應位于(Yu)設備的電源引腳和接地引腳之間，這樣可(Ke)以[Yi]确保交流[Liu]阻抗[Kang]較低，減少噪聲和串擾。為了在寬頻[Pin]率範圍内實現低(Di)阻抗，應(Ying)使用多個去[Qu]耦電容。放置去耦電容的一個重[Zhong]要原則是，電容值比較小的zhaung電(Dian)容器要盡可能靠近(Jin)設備，以減(Jian)少對走線産生[Sheng]電感影響。這一特定的電容器(Qi)盡可能靠近設備[Bei]的電源引腳或電源[Yuan]走線，并将電[Dian]容器的焊盤[Pan]直接連到過孔或接地層。如果走線較長，請使用多個過孔，使(Shi)接(Jie)地阻抗降低[Di]。

技巧5 ：為[Wei]降低(Di)EMI，應避免走線、過[Guo]孔及其它[Ta]元器(Qi)件形成90°角，因為直角(Jiao)會産生輻射。在該角處電(Dian)容會增加，特[Te]性[Xing]阻抗也會發生[Sheng]變化，導緻反射，繼而引起EMI。 要避免90°角，走線應至[Zhi]少以兩個45°角布(Bu)線到拐角(Jiao)處。

技[Ji]巧6 ：在大多數PCB布局中，都必須使用過孔在不同層之間提(Ti)供導電連接。PCB布[Bu]局[Ju]工(Gong)程師需(Xu)特别小心，因為過孔會産生電感和電(Dian)容。在某些情(Qing)況(Kuang)下，它們還[Hai]會産生反[Fan]射，因為在走線中制作過[Guo]孔時，特性阻抗[Kang]會發生變化。同[Tong]樣要記住(Zhu)的是，過孔[Kong]會增加走(Zou)線長度，需要進行匹配。如(Ru)果是(Shi)差分走線，應(Ying)盡[Jin]可能避免(Mian)過孔。如果不能避免[Mian]，則應(Ying)在兩條走線中都使用過孔，以補償信号[Hao]和返回路[Lu]徑中[Zhong]的延遲。

技巧(Qiao)7： 承載數字電路和(He)模(Mo)拟電流(Liu)的電[Dian]纜(Lan)會産生寄[Ji]生電容和電感，引起很多EMC相關問題。如果使(Shi)用雙絞(Jiao)線電纜，則會保持較低的耦合水(Shui)平，消除産生的磁場[Chang]。對于高頻信号，必須[Xu]使用屏蔽電纜，其正[Zheng]面和(He)背(Bei)面均接地，消除EMI幹擾。物理屏蔽是用金屬封裝包(Bao)住整個或部分系統，防止EMI進入PCB電路。這[Zhe]種屏蔽就像是(Shi)封閉的[De]接地(Di)導電容器[Qi]，可(Ke)減小天線環路尺寸并吸收(Shou)EMI。

作者：EDA365電子論壇

• 上一個：PCB設計常見誤區
• 下一個(Ge)：PCB與PCBA的内[Nei]涵、區别及[Ji]差異